每日經濟新聞 2023-10-10 14:02:09
每經編輯 黃勝
想象一下,一枚芯片上集成了記憶和計算的能力,在保護用戶隱私同時,還具備了類似人腦的自主學習,能耗僅為先進工藝下專用集成電路系統的1/35,聽起來是不是很神奇?
據清華大學公眾號10月9日消息,近期,清華大學集成電路學院教授吳華強、副教授高濱基于存算一體計算范式,研制出全球首顆全系統集成的、支持高效片上學習(機器學習能在硬件端直接完成)的憶阻器存算一體芯片,在支持片上學習的憶阻器存算一體芯片領域取得重大突破,有望促進人工智能、自動駕駛可穿戴設備等領域的發展。該研究成果日前發表在《科學》上。
憶阻器存算一體學習芯片及測試系統 (圖片來源:清華大學)
記憶電阻器,是繼電阻、電容、電感之后的第四種電路基本元件。它可以在斷電之后,仍能“記憶”電阻狀態,被當做新型納米電子突觸器件。
面向傳統存算分離架構制約算力提升的重大挑戰,吳華強、高濱聚焦憶阻器存算一體技術研究,探索實現計算機系統新范式。憶阻器存算一體技術在底層器件、電路架構和計算范式上全面顛覆了馮·諾依曼傳統計算架構,可實現算力和能效的跨越式提升,同時,該技術還可利用底層器件的學習特性,支持實時片上學習,賦能基于本地學習的邊緣訓練新場景。
課題組基于存算一體計算范式,創造性提出適配憶阻器存算一體實現高效片上學習的新型通用算法和架構,通過算法、架構、集成方式的全流程協同創新,研制出全球首顆全系統集成的、支持高效片上學習的憶阻器存算一體芯片。
憶阻器芯片的研發面臨著技術挑戰和工程挑戰。
據了解,憶阻器芯片的研發涉及到材料科學、物理學、電子工程等多學科的前沿知識。在諸多技術難題中,首先要解決的是如何實現憶阻器件的大規模集成。通過大量實驗和理論研究,團隊提出了架構-電路-工藝協同優化方法,為存算一體系統的設計提供了指導。
有了大規模集成的工藝、關鍵的電路設計,如何克服底層多尺度非理想導致的誤差,集合成一個高效的系統芯片?在團隊老師和學生的共同努力下,研究提出STELLAR 架構,完成算法優化及仿真實驗,制備出全系統集成的高效存算一體學習芯片,實現速度和能效的大幅提升。
放眼未來,吳華強希望團隊的方案、技術能夠走出實驗室,切切實實推動科研成果轉化,致力服務國家所需、社會所需。
每日經濟新聞綜合清華大學公眾號
封面圖片來源:清華大學
如需轉載請與《每日經濟新聞》報社聯系。
未經《每日經濟新聞》報社授權,嚴禁轉載或鏡像,違者必究。
讀者熱線:4008890008
特別提醒:如果我們使用了您的圖片,請作者與本站聯系索取稿酬。如您不希望作品出現在本站,可聯系我們要求撤下您的作品。
歡迎關注每日經濟新聞APP